|本期目录/Table of Contents|

[1]黄 俊.基于NSGA-II算法的IP核测试优化研究[J].电子设计工程,2017,(17):58-61.
 HUANG Jun.Optimization of IP cores test based on NSGA-II algorithm[J].SAMSON,2017,(17):58-61.
点击复制

基于NSGA-II算法的IP核测试优化研究(PDF)
分享到:

《电子设计工程》[ISSN:1674-6236/CN:61-1477/TN]

卷:
期数:
2017年17期
页码:
58-61
栏目:
电力电子技术
出版日期:
2017-09-05

文章信息/Info

Title:
Optimization of IP cores test based on NSGA-II algorithm
文章编号:
1674-6236(2017)17-0058-04
作者:
黄 俊
(湖南铁道职业技术学院 湖南 株洲 412001)
Author(s):
HUANG Jun
(Hunan Railway Professional Technology College, Zhuzhou 412001,China)
关键词:
NSGA-II算法 IP核 测试时间 测试功耗
Keywords:
NSGA-II IP cores test time test power
分类号:
TN108
DOI:
-
文献标志码:
A
摘要:
IP核集成化的SoC测试,测试时间与测试功耗是两个相互影响的因素。多目标进化算法能够处理相互制约的多目标优化问题。在无约束条件下,对IP核的测试时间与测试功耗建立联合优化模型,并采用多目标进化算法中的改进型非劣分类遗传算法(Non-dominated Sorting Genetic Algorithm II, NSGA-II)对模型进行求解。通过应用ITC’02标准电路中的h953做应用验证,结果表明该方法能够给出模型的均衡解,证明了模型的实用性和有效性。
Abstract:
In the test of SoC integrated IP cores, test time and test power were in the restrict condition to each other. The multi-objective evolutionary algorithm can achieve the simultaneous optimization. The paper constructed the combined optimization model for IP cores’ test time and test power under no constraining, applied NSGA-II to deal with the combined optimization model, and adopted ITC’02 Benchmark circuit h953 to verify the algorithm. The results show that the NSGA-II algorithm can generate balance solutions, and the test model is practical and effective.

参考文献/References:

[1] 汪滢,许东宁. SoC测试时间与测试功耗协同优化[J]. 微计算机信息, 2009(32):27-29.[2] 张建胜. 变长重复播种BIST和SoC测试[D].上海:复旦大学,2007:36-54.[3] 王小平,曹立明. 遗传算法——理论、应用与软件实现[M]. 西安:西安交通大学出版社, 2002.[4] E.J.Marinissen, V.Iyengar, K.Chakrabarty. ITC’02 SOC Test Benchmarks[EB/OL]. http://itc02socbenchm.pratt.duke.edu/. 2008.[5] 解光军,肖晗. 基于遗传算法的运算放大器建模与自动设计[J]. 电子测量与仪器学报, 2009,23 (1):91-95.[6] 林峰. SoC测试功耗优化技术研究 [D].上海:上海大学,2009.[7] 孔民秀,陈琳,杜志江,等.基于NSGA_II算法的平面并联机构动态性能多目标优化[J].机器人, 2010,32(2):271-275.[8] 朱国俊.基于NSGA_II算法的轴流式叶片优化设计[D].西安:西安理工大学,2009.[9] 冷冰,谈恩民.基于IEEE1500标准的IP核内建自测试设计[J].国外电子测量技术, 2015,34(9):75-79.[10]贺显龙,雷加.层次型IP核测试环单元的设计[J].国外电子测量技术, 2010,29(5):56-59.[11]朱敏,杨春玲,孔德晶.模拟电路内建自测试故障特征提取与优化[J].仪器仪表学报,2013,34(1):200-207.[12]赵丽丽,谈恩民,王海超 .优化SOC 测试时间的扫描链平衡 及NSGA-ll设 计 [J].国外电子测量技术,2014,33(7):32-35.[13]乔立岩,向刚,俞洋,等.基于IEEE 1500标准的IP核测试壳设计[J].电子测量技术,2010,33(7):88-91.[14]许川佩.带分复用的三维片上网络测试规划研究[J] .仪器仪表学报,2015,36(9):2120-2127.[15]欧阳一鸣,贺超,梁华国,等. NoC 架构下异构 IP 核的并行测试方法[J]. 电子学报,2013,41(12):2391-2396.

相似文献/References:

[1]邓凌煊,安军社.一种CORDIC协处理器核的设计与实现[J].电子设计工程,2015,(02):155.
 DENG Ling-xuan,AN Jun-she.The design and realization of a CORDIC coprocessor core[J].SAMSON,2015,(17):155.
[2]王庆春,何晓燕,崔智军. 基于FPGA的多功能LCD显示控制器设计[J].电子设计工程,2012,(23):150.
 WANG Qing-chun,HE Xiao-yan,CUI Zhi-jun. A multifunctional LCD controller design based on FPGA[J].SAMSON,2012,(17):150.
[3]王一平,王代强. 基于NiosⅡ的UART设计与实现[J].电子设计工程,2012,(17):166.
 WANG Yi-ping,WANG Dai-qiang. Design and realization of UART system based on NiosⅡ[J].SAMSON,2012,(17):166.
[4]崔旭晶,马平全. 基于SOPC的触控屏控制器IP核设计与实现[J].电子设计工程,2012,(14):166.
 CUI Xu-jing,MA Ping-quan. Design and implementation of the IP core used for a touch panel controller based on SOPC[J].SAMSON,2012,(17):166.
[5]赵丽娜,郭宝增,刘少鹏,等. 基于FPGA的DDS基本信号发生器的设计[J].电子设计工程,2012,(12 ):190.
 ZHAO Li-na,GUO Bao-zeng,LIU Shao-peng,et al. Design of DDS basic signal generator based on FPGA[J].SAMSON,2012,(17):190.
[6]申晓燕,胡炳樑.基于FPGA的以太网光谱数据传输系统[J].电子设计工程,2011,(15):163.
 SHEN Xiao-yan,HU Bing-liang.The spectral data transmission system Ethernet based on FPGA[J].SAMSON,2011,(17):163.
[7]陈世文,郭 通,李玉峰,等.基于Interlaken协议的高速数据流接口设计与性能分析[J].电子设计工程,2011,(13):99.
 CHEN Shi-wen,GUO Tong,LI Yu-feng,et al.Interface design and performance analysis of the high-speeddata stream based on Interlaken protocol[J].SAMSON,2011,(17):99.
[8]刘 吉,杨德伟,李立京,等.基于FPGA 的高速数据处理系统设计[J].电子设计工程,2011,(02):158.
 LIU Ji,YANG De-wei,LI Li-jing,et al.Design of high speed signal process system based on FPGA[J].SAMSON,2011,(17):158.
[9]卢 峥,黄晓革.FPGA实现时分多址的一种改进型方法[J].电子设计工程,2011,(01):58.
 LU Zheng,HUANG Xiao-ge.An improved method of TDMA realization by FPGA[J].SAMSON,2011,(17):58.
[10]徐晓明,赵清潇.ML7204和PicoBlaze软核处理器实现低速话音编解码系统[J].电子设计工程,2010,(04):136.
 XU Xiao-ming,ZHAO Qing-xiao.Low-bit-rate voice COEDC system based on ML7204 and microprocessor IP core PicoBlaze[J].SAMSON,2010,(17):136.

备注/Memo

备注/Memo:
收稿日期:2016-07-30 稿件编号:201607218作者简介:黄 俊(1969—),男,湖南株洲人,硕士,讲师。研究方向:控制系统与控制理论、电气工程。
更新日期/Last Update: 2017-09-06